



**Некоммерческое
акционерное
общество**

**АЛМАТИНСКИЙ
УНИВЕРСИТЕТ
ЭНЕРГЕТИКИ И
СВЯЗИ**

Кафедра
«Электроснабжение
промышленных
предприятий»

ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ

Конспект лекций для студентов специальностей
5В071800 – Электроэнергетика и 5В081200-Энергообеспечение сельского
хозяйства

Алматы 2016

СОСТАВИТЕЛЬ: М.В. Акименков. Основы цифровой техники. Конспект лекций для бакалавров специальностей «5В071800–Электроэнергетика» и «5В081200-Энергообеспечение сельского хозяйства» - Алматы: АУЭС,- с.

В конспекте лекций по дисциплине «Основы цифровой техники» рассмотрены:

- основные положения теории преобразования информации и алгебры логики;
- основные электронные логические элементы;
- диоды, транзисторы и триггеры на основе р-п переходов;
- виды памяти и архитектура МП.

Ил.24, табл., библиогр.10 –назв.

Рецензент:

Печатается по плану издания некоммерческого акционерного общества «Алматинский университет энергетики и связи» на 2016 год.

Содержание

Лекция 1 Информация. Преобразования. Системы счисления.....	4
Лекция 2 Логические основы цифровых устройств.....	6
Лекция 3 Полупроводниковые элементы. p-n переход. Диоды.....	10
Лекция 4 Полупроводниковые приборы. Транзисторы.....	13
Лекция 5 Полупроводниковые приборы. Триггеры.....	17
Лекция 6 Полупроводниковые приборы. Интегральные схемы.....	22
Лекция 7 Понятие о принципах работы ЭВМ.....	25
Лекция 8 Виды памяти компьютера.....	27
Литература.....	35

Лекция 1 Информация. Преобразования

Содержание лекции: даются основные определения, используемые при обработке информации, меры информации, процессы преобразования сигналов.

Цель лекции: изучить вопросы измерения информации и начальные понятия по преобразованию непрерывных сообщений в дискретные.

1.1 Мера информации.

Первая попытка ввести меру информации была сделана в 1927 г. Р.Хартли(Англия). Естественным требованием, предъявляемым к информационной мере, должно быть требование аддитивности: в двух ячейках должно быть в два раза больше информации, чем в одной.

$$C = \log m,$$

где m –число различных состояний системы.

Такая мера удовлетворяет требованию аддитивности. Емкость устройства, состоящего из n ячеек, имеющего

$$q = m^n$$

состояний, равна емкости одной ячейки, умноженной на число ячеек:

$$C = \log m^n = n \log m$$

За единицу измерения информационной емкости принята двоичная единица, сокращенно bit.

$$C = \log_2 16 = 4 \text{ бит},$$

эквивалентно емкости 4 двоичных ячеек.

1.2 Преобразования непрерывных сообщений в дискретные.

Сигналы разделяются на дискретные и непрерывные как по параметру, так и по времени.

Непрерывное сообщение может быть превращено в дискретное.

В 1933 г. В.А.Котельниковым сформулирована следующая теорема: «Если функция $\lambda(t)$ не содержит частот выше F_m , Гц, то она полностью определяется своими мгновенными значениями в моменты времени, отстоящие друг от друга на $\Delta t = 1/(2 F_m)$.

Интервалы Δt называются интервалами дискретизации. Дискретизацией во времени (рисунок 1) называется процесс, когда непрерывное сообщение сводится к сигналу в виде последовательности

импульсов, амплитуда которых равна значению исходной функции, передаваемой в дискретные моменты времени $k \Delta t$, а интервалы между ними

$$\Delta t = 1/(2 F_m)$$

В свою очередь величина данного аналогового импульса, выраженного в десятичном измерении, соответствующем принятой единице измерения, может быть преобразована в двоичное значение. Например, если величина меряется в амперах, то десятичному значению 10 вольт, будет соответствовать двоичное число 1010.




Рисунок 1- Дискретизация во времени

В отличие от изложенного процесс преобразования непрерывной функции в дискретную по параметру (уровню) носит название квантования по параметру. Шагом квантования по параметру называется разность между соседними дискретными значениями функции. Для равномерного квантования шаг квантования Δ постоянный:

$$\Delta_{кв} = (\lambda_{max} - \lambda_{min}) / (q - 1),$$

где q – число шагов квантования.




Рисунок 2 – Преобразование сигнала методом квантования по уровню с преобразованием в число-импульсный и затем в двоичный код с защитой по четности

Лекция 2 Логические основы цифровых устройств

Содержание лекции: даются понятия, определяющие цифровой автомат, основные функции и законы булевой алгебры

Цель лекции: изучить постулаты и законы булевой алгебры

Значения уровней сигналов элементами цифровых устройств воспринимаются не непрерывно, а в дискретные моменты времени, интервал между которыми называют рабочим тактом T . Как правило, за один рабочий такт в цифровых устройствах осуществляется одно элементарное преобразование поступивших на вход кодовых слов. Дискретизация времени обеспечивается специальными устройствами управления, вырабатывающими синхронизирующие импульсы. В дискретных устройствах используют два способа представления информации: потенциальный и импульсный.

Информация в цифровых устройствах может быть представлена в последовательном и параллельном кодах. На рисунке 3 показан последовательный код байтового двоичного числа 10011101. Для передачи этого двоичного числа требуется 8 тактов.

Устройства, формирующие функции алгебры логики, называют логическими или цифровыми и классифицируют по различным отличительным признакам. Цифровые устройства по характеру информации на входах и выходах подразделяют на устройства последовательного, параллельного и смешанного действия. Цифровые устройства, производящие

обработку и преобразование поступающей на их входы информации, называют цифровыми автоматами.




Рисунок 3 – Последовательный код двоичного числа при потенциальном и импульсном способах представления информации

Условное графическое изображение простейшего автомата показано на рисунке 4.




Рисунок 4- Условное изображение простейшего цифрового автомата

Если входные и выходные функции в n-такте обозначить как X_n и Y_n , то связь между ними будет определяться выражением

$$Y_n = \lambda(X_n)$$

Где λ - знак выполняемого устройством логического преобразования.

Элементарной базой современных цифровых устройств и систем являются цифровые интегральные схемы.

Основными понятиями булевой алгебры являются понятия логической переменной и логической функции.

Логической переменной называется величина, которая может принимать одно из двух возможных состояний (значений), одно из которых обозначается символом “0”, другое – “1” (для обозначения состояний возможно применение и других символов, например, “Да” и “Нет” и др.). Логической (булевой) функцией (обычное обозначение – y) называется функция двоичных переменных (аргументов), которая также может принимать одно из двух возможных состояний (значений): “0” или “1”. Таким образом, множество состояний (значений), которые могут принимать как аргументы, так и функции, равно двум. Для этих состояний в булевой алгебре определяются отношение эквивалентности, обозначаемое символом равенства (=) и три операции: а) логического сложения (дизъюнкции), б) логического умножения (конъюнкции), в) логического отрицания (инверсии), обозначаемые соответственно символами:

+ или \vee - операция дизъюнкции,

• или \wedge или $\&$ - операция конъюнкции,

$\bar{}$ - операция инверсии (* - символ аргумента или функции).

Постулативно полагается, что при выполнении перечисленных операций отношения эквивалентности имеют вид:

$$\begin{array}{lll}
 \text{а) } 0 + 0 = 0, & \text{б) } 0 \cdot 0 = 0, & \text{в) } \bar{0} = 1, \\
 0 + 1 = 1, & 0 \cdot 1 = 0, & \bar{1} = 0. \\
 1 + 0 = 1, & 1 \cdot 0 = 0, & \\
 1 + 1 = 1; & 1 \cdot 1 = 1; &
 \end{array} \tag{1}$$

На основании постулатов (1) можно вывести следующие соотношения (законы) алгебры логики:

1. Законы одинарных элементов (универсального множества, нулевого множества, тавтологии).
2. Законы отрицания (двойного отрицания, дополнительности, двойственности).
3. Законы абсорбции или поглощения и склеивания.

Законы двойственности, называемые также законами деМоргана, были обобщены К. Шенноном на случай произвольного (n) числа аргументов.

Кроме законов, перечисленных выше и не имеющих аналогов в обычной алгебре (алгебре чисел), для алгебры логики справедливы законы обычной

алгебры: коммутативные или переместительные, дистрибутивные или распределительные, ассоциативные или сочетательные.

Любая логическая функция y n двоичных переменных x_1, x_2, \dots, x_n может быть задана таблично. Такие таблицы, получившие название таблиц истинности, содержат 2^n строк, в которые записываются все возможные двоичные наборы значений аргументов, а также соответствующее каждому из этих наборов значение функции.

Задание логической функции таблицей истинности не всегда удобно. При большом числе двоичных переменных ($n \geq 6$) табличный способ задания функции становится громоздким и теряет наглядность.

Алгебра логики предполагает возможность образования сложных функций, т.е. функций, аргументы которых являются функциями других двоичных аргументов. Например, если $y = f(z_1, z_2)$, а $z_1 = f'(x_1, x_2)$ и $z_2 = f''(x_3, x_4)$, очевидно, что $y = f(x_1, x_2, x_3, x_4)$. Операция замены аргументов одной функции другими функциями называется суперпозицией функций. Эта операция дает возможность выразить сложную логическую функцию через более простые (элементарные).

Функция “отрицание” – это функция одного аргумента (другие названия функции: инверсия, логическая связь НЕ). Аналитическая форма задания этой функции: $y = \bar{x}$,

где y - логическая функция, x - аргумент.

Электронный ЛЭ, реализующий функцию “Отрицание” в виде определенных уровней электрических сигналов, называют инвертором или ЛЭ “НЕ”.

Функция “конъюнкция” – это функция двух или большего числа аргументов (другие названия функции: логическое умножение, логическая связь И). Аналитическая форма задания функции двух аргумент x_1 и x_2 :

$$y = x_1 \cdot x_2 \text{ или } y = x_1 \wedge x_2 \text{ или } y = x_1 \& x_2 .$$

Функция “дизъюнкция” – это функция двух или большего числа аргументов (другие названия функции: логическое сложение, логическая связь ИЛИ). Функция равна 1, если хотя бы один из ее аргументов равен 1 . Обозначение функции “Дизъюнкция”:

$$y = x_1 + x_2 \text{ или } y = x_1 \vee x_2 .$$

ЛЭ, реализующий функцию “дизъюнкция”, называют дизъюнктором или ЛЭ “ИЛИ”.

Функция “штрих Шеффера” (другое название функции – логическая связь “И-НЕ”) – это функция двух или большего числа аргументов. Это инверсия функции “И”, т.е. отрицание конъюнкции. Функция равна 1, если равен 0 хотя бы один из ее аргументов, функция равна 0 при равенстве всех аргументов 1.

Обозначение функции “И-НЕ”: $y = \overline{x_1 \cdot x_2}$.

Лекция 3 Полупроводниковые элементы. p-n переход. Диоды

Содержание лекции: рассматриваются процессы, происходящие в полупроводниковых приборах на основе p-n-переходов, и различные виды диодов с p-n-переходами.

Цель лекции: изучить процессы, происходящие в полупроводниковых приборах на основе p-n-переходов, и различные виды диодов с p-n-переходами.

3.1 p-n-переход

Электроника базируется в основном на использовании полупроводниковых приборов: диодов, транзисторов, тиристоров и интегральных микросхем (ИМС). В полупроводниковых приборах используется свойство односторонней проводимости p-n-переходов. *Электронно-дырочным* называют такой p-n-переход, который образован двумя областями полупроводника с разными типами проводимости: электронной (n) и дырочной (p). Получают p-n-переход с помощью диффузии или эпитаксии.

В физике твёрдого тела, дырка — это отсутствие электрона в электронной оболочке. Для создания дырок в полупроводниках используется легирование кристаллов акцепторными примесями. Кроме того, дырки могут возникать и в результате внешних воздействий: теплового возбуждения электронов из валентной зоны в зону проводимости, освещения светом или облучения ионизирующим излучением.

p-n-переход (n — *negative* — отрицательный, электронный, p — *positive* — положительный, дырочный), или электронно-дырочный переход — область пространства на стыке двух полупроводников p- и n-типа, в которой происходит переход от одного типа проводимости к другому. p-n-переход является основой для полупроводниковых диодов, триодов и других электронных элементов с нелинейной вольт-амперной характеристикой.

Согласно зонной теории к полупроводникам относят элементы, у которых ширина запрещенной энергетической зоны $< 3\text{эВ}$. Так у германия она равна $0,72\text{эВ}$, у кремния $1,11\text{эВ}$, у арсенида галлия – $1,41\text{эВ}$. У проводников запрещенная зона отсутствует.

Электронно-дырочная проводимость возникает в результате разрыва валентных связей, являясь *собственной* проводимостью, которая обычно невелика. Под воздействием электрического поля, температуры и других внешних факторов электрические свойства полупроводников изменяются в значительно большей степени, чем свойства проводников и диэлектриков. Для увеличения электропроводности в полупроводники вводят незначительное количество *примесей*, при этом оказывается, что в зависимости от рода примеси получают как полупроводники с дырочной проводимостью (при добавках трёхвалентной примеси — акцепторов типа индий (In)), называемых полупроводниками *p*-типа, так и полупроводники с электронной проводимостью (при добавках пятивалентной примеси — доноров типа мышьяк (As)), называемых полупроводниками *n*-типа.

При сплавлении полупроводников различных типов создаётся область объёмного заряда по обе стороны от границы раздела, называемая *электронно-дырочным* или *p-n-переходом*.

Если между двумя полупроводниками *p*-типа и *n*-типа установить контакт, то возникнет диффузионный ток — носители заряда, хаотично двигаясь, перетекают из той области, где их больше, в ту область, где их меньше. При такой диффузии электроны и дырки переносят с собой заряд. Как следствие, область на границе станет заряженной, и область в полупроводнике *p*-типа, которая примыкает к границе раздела, получит дополнительный отрицательный заряд, приносимый электронами, а пограничная область в полупроводнике *n*-типа получит положительный заряд, приносимый дырками. Таким образом, граница раздела будет окружена двумя областями пространственного заряда противоположного знака. Электрическое поле, возникающее вследствие образования областей пространственного заряда, вызывает дрейфовый ток в направлении, противоположном диффузионному току. В конце концов, между диффузионным и дрейфовым токами устанавливается динамическое равновесие и перетекание зарядов прекращается. При этом возникает так называемый запирающий (*барьерный*) слой в несколько микрометров, лишенный носителей заряда, с напряженностью E_z электрического поля, которая препятствует диффузии носителей заряда.

Если к *p-n-переходу* приложить *обратное напряжение*, то создаваемая им напряженность E_z электрического поля повышает потенциальный барьер и препятствует переходу электронов из *n*-области в *p*-область и дырок из *p*-области в *n*-область. При этом поток неосновных носителей (дырок из *n*-области и электронов из *p*-области), их *экстракция*, образует обратный ток $I_{обр}$

Если включить внешний источник энергии E в прямом направлении, то создаваемая им напряженность электрического поля будет противоположной

направлению напряженности E_z объёмного заряда, и в область раздела полупроводников будет *инжектироваться* все большее количество дырок (являющимися неосновными для n -области носителями заряда), которые и образуют прямой ток I_{np} . При напряжении 0,3...0,5 В запирающий слой исчезнет, и ток I_{np} определяется только сопротивлением полупроводника.

3.2 Полупроводниковые элементы. Диоды

Полупроводниковым диодом называют прибор с одним p - n -переходом, имеющим два вывода: анод A и катод K .

При включении p - n -перехода под *прямое напряжение* U_{np} сопротивление p - n -перехода R_{np} снижается, а ток I_{np} возрастает. При *обратном* напряжении $U_{обр}$ обратный ток $I_{обр}$ неосновных носителей заряда оказывается во много сотен или тысяч раз меньше прямого тока.

Из этого следует, что он обладает *неодинаковой* электрической проводимостью в прямом и обратном направлениях его включения. Поэтому полупроводниковые диоды используют в схемах выпрямления переменного тока. Так как напряжение на полностью открытом диоде не превышает 0,5...0,7 В, то для приближенных расчетов диод рассматривают как *вентиль*: открыт — закрыт, имеющий ВАХ, изображенную на рисунке 5.




Рисунок 5- ВАХ диода для приближенных расчетов

Анализ типовых ВАХ диодов показывает, что прямое напряжение U_{np} на германиевом диоде почти в два раза меньше, чем на кремниевом, при одинаковых значениях прямого тока I_{np} , а обратный ток $I_{обр}$ кремниевого диода значительно меньше обратного тока германиевого при одинаковых обратных напряжениях $U_{обр}$. К тому же, германиевый диод начинает проводить ток при ничтожно малом прямом напряжении U_{np} , а кремниевый — только при $U_{np} = 0,4...0,5$ В.

Исходя из этих свойств, германиевые диоды применяют как в схемах выпрямления переменного тока, так и для обработки сигналов малой амплитуды (до 0,3 В), а кремниевые, наиболее распространённые — как в схемах выпрямления, так и в схемах устройств, в которых обратный ток недопустим или должен быть ничтожно мал. К тому же, кремниевые диоды сохраняют работоспособность до температуры окружающей среды 125...150 °С, тогда как германиевые могут работать только до 70 °С.

В зависимости от назначения и свойств различают выпрямительные диоды, стабилитроны, высокочастотные диоды, импульсные диоды, варикапы, диоды Шоттки, светодиоды, фотодиоды, диодные оптроны и т. п.

Лекция 4 Полупроводниковые приборы. Транзисторы

Содержание лекции: рассказывается о принципах построения биполярных транзисторов, использующих кристаллы n - и p - типа и униполярных транзисторов, изготовленных на кристаллах одного типа.

Цель лекции: изучить основные характеристики и область применения биполярных и униполярных транзисторов.

Транзистор — это полупроводниковый прибор, предназначенный для усиления, инвертирования, преобразования электрических сигналов, а также переключения электрических импульсов в электронных цепях различных устройств. Различают биполярные транзисторы, в которых используются кристаллы n - и p -типа, и полевые (униполярные) транзисторы, изготовленные на кристалле германия или кремния с одним типом проводимости.

Биполярные транзисторы — это полупроводниковые приборы, выполненные на кристаллах со структурой p - n - p -типа (а) или n - p - n -типа (б) с тремя выводами, связанными с тремя слоями (областями): коллектор (K), база (B) и эмиттер (\mathcal{E}) (рис.).




Рисунок 6- Биполярные транзисторы: а)структура p - n - p -типа; б)структура n - p - n -типа

База B — это средний тонкий слой, служащий для смещения эмиттерного и коллекторного переходов. Толщина базы должна быть меньше длины свободного пробега носителей заряда. *Эмиттер \mathcal{E}* — наружный слой, источник носителей заряда с высокой концентрацией носителей, значительно большей, чем в базе. Второй наружный слой K , принимающий носителей заряда, называют *коллектором*.

Ток в таком транзисторе определяется движением зарядов двух типов: электронов и дырок. Отсюда его название — *биполярный транзистор*.

Физические процессы в транзисторах $p-n-p$ -типа и $n-p-n$ -типа одинаковы. Отличие их в том, что токи в базах транзисторов $p-n-p$ -типа переносятся основными носителями зарядов — дырками, а в транзисторах $n-p-n$ -типа — электронами.

Каждый из переходов транзистора — эмиттерный ($B-E$) и коллекторный ($B-K$) можно включить либо в прямом, либо в обратном направлении. В зависимости от этого различают три режима работы транзистора:

- *режим отсечки* — оба $p-n$ -перехода закрыты, при этом через транзистор протекает сравнительно небольшой ток I_0 , обусловленный неосновными носителями зарядов;
- *режим насыщения* — оба $p-n$ -перехода открыты;
- *активный режим* — один из $p-n$ -переходов открыт, а другой закрыт.

В режимах отсечки и насыщения управление транзистором практически отсутствует. В активном режиме транзистор выполняет функцию *активного элемента* электрических схем усиления сигналов, генерирования колебаний, переключения и т. п. Если на эмиттерном переходе напряжение прямое, а на коллекторном обратное, то такое включение транзистора считают нормальным, при противоположной полярности напряжений — инверсным.

Так как база в транзисторе выполняется в виде тонкого слоя, то только незначительная часть дырок рекомбинирует с электронами базы, а основная их часть достигает коллекторного перехода. Эти дырки захватываются электрическим полем коллекторного перехода, являющегося ускоряющим для дырок.

Биполярные транзисторы *классифицируют*:

- по мощности рассеяния (маломощные (до 0,3 Вт), средней мощности (от 0,3 Вт до 1,5 Вт) и мощные (свыше 1,5 Вт));
- по частотным свойствам (низкочастотные (до 3 МГц), средней частоты (3_30 МГц), высокой (30_300 МГц) и сверхвысокой частоты (более 300 МГц));
- по назначению: универсальные, усилительные, генераторные, переключательные и импульсные.


При маркировке биполярных транзисторов вначале записывают букву или цифру, указывающую на исходный полупроводниковый материал: Г или 1 — германиевый, К или 2 — кремниевый; затем цифру от 1 до 9 (1, 2 или 3 — низкочастотные, 4, 5 или 6 — высокой частоты, 7, 8 или 9 — сверхвысокой частоты соответственно в каждой группе малой, средней или большой мощности). Следующие две цифры от 01 до 99 — порядковый номер разработки, а в конце буква (от А и выше) указывает на параметрическую группу прибора, например, на напряжение питания транзистора и т. п. Например, транзистор ГТ109Г: низкочастотный германиевый, малой мощности с коэффициентом передачи тока $h_{21Э} = 100_250$, $U_K = 6$ В, $I_K = 20$ мА (ток постоянный).

Полевой транзистор — это полупроводниковый прибор, в котором ток стока (C) через полупроводниковый канал n - или p -типа управляется

электрическим полем, возникающим при приложении напряжения между затвором (Z) и истоком (I). Полевые транзисторы изготавливают:

- с управляющим затвором типа p - n -перехода для использования в высокочастотных (до 12_18 ГГц) преобразовательных устройствах. Условное их обозначение на схемах приведено на рисунке 6, а, б;
- с изолированным (слоем диэлектрика) затвором для использования в устройствах, работающих с частотой до 1-2 ГГц. Их изготавливают или со встроенным каналом в виде МДП структуры (металл — диэлектрик — полупроводник) или с индуцированным каналом в виде МОП структуры (металл — оксид — полупроводник).

Условное обозначение различных видов полевых транзисторов приведено на рисунке 6 а, б, в, г, д, е.



/с управляющим затв./

/с и з о л и р о в а н н ы м з а т в о р о м/

/с в с т р о е н - м к а н а л о м/

/с и н д у ц и р о в - м к а н - м/

Рисунок 6-Виды полевых транзисторов

Схема включения полевого транзистора с затвором типа p - n -перехода и каналом n -типа изображена на рисунке 7.




Рисунок 7 - Схема включения полевого транзистора

При подключении выходов стока C и истока I к источнику питания U_n по каналу n - типа протекает ток I_C , так как p - n -переход не перекрывает сечение канала (рисунок 7). При этом электрод, из которого в канал входят носители заряда, называют *истоком*, а электрод, через который из канала

уходят основные носители заряда, называют *стоком*. Электрод, служащий для регулирования поперечного сечения канала, называют *затвором*.

Полевой транзистор с изолированным затвором — это полевой транзистор, затвор которого отделён в электрическом отношении от канала слоем диэлектрика.




Рисунок 8 - Устройство полевого транзистора с изолированным затвором и встроенным каналом

Полевой транзистор с управляющим p-n-переходом — это полевой транзистор, затвор которого изолирован (то есть отделён в электрическом отношении) от канала p-n-переходом, смещённым в обратном направлении. Структура полевого транзистора с индуцированным n-каналом представлена на рис 27. Если напряжение на затворе относительно истока, равно нулю, и есть напряжение на стоке, то ток стока оказывается ничтожно малым. Ток стока появляется только при подаче на затвор напряжения положительной полярности относительно истока, больше так называемого порогового напряжения $U_{зпор}$.




Рисунок 9-Полевой транзистор с индуцированным n-каналом

Схемы включения полевых транзисторов

На рисунке 10 представлены три основные схемы включения полевых транзисторов: с общим истоком (ОИ), общим стоком (ОС) и общим затвором (ОЗ).




Рисунок 10 – Схема включения полевых транзисторов

Лекция 5 Полупроводниковые приборы. Триггеры

Содержание лекции: дается описание работы триггеров, построенных на р-n-переходах.

Цель лекции: изучить основные типы триггеров, построенных на р-n-переходах и способы анализа их работы.

Триггер - это устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного состояния в другое. При этом напряжение на его выходе скачкообразно изменяется. Как правило, триггер имеет два выхода: прямой и инверсный. Число входов зависит от структуры и функций, выполняемых триггером. По способу записи информации триггеры делят на асинхронные и синхронизируемые (тактируемые). В асинхронных триггерах информация может записываться непрерывно и определяется информационными сигналами, действующими на входах в данный момент времени. Если информация заносится в триггер только в момент действия так называемого синхронизирующего сигнала, то такой триггер называют синхронизируемым или тактируемым. Помимо информационных входов тактируемые триггеры имеют тактовый вход синхронизации. В цифровой технике приняты следующие обозначения входов триггеров:

S - раздельный вход установки в единичное состояние (напряжение высокого уровня на прямом выходе Q); ;

R - раздельный вход установки в нулевое состояние (напряжение низкого уровня на прямом выходе Q);

D - информационный вход (на него подается информация, предназначенная для занесения в триггер;

C - вход синхронизации;

T - счетный вход.

Наибольшее распространение в цифровых устройствах получили RS-триггер с двумя установочными входами, тактируемый D-триггер и счетный T-триггер. Рассмотрим функциональные возможности каждого из них.

В зависимости от логической структуры различают асинхронный RS-триггер с прямыми и инверсными входами. Условное обозначение приведено на рисунке 11. Триггеры такого типа построены на двух логических элементах 2ИЛИ-НЕ - триггер с прямыми входами (А), 2И-НЕ - триггер с инверсными входами (Б).




Рисунок 11-Асинхронный RS-триггер

Выход каждого из элементов подключен к одному из входов другого элемента. Ниже приведены таблицы истинности для каждого из этих триггеров.

Таблица 1- Таблицы истинности RS- триггеров с прямыми и инверсными входами

S	R	Q ^t	-Q ^t	Q ^{t+1}	-Q ^{t+1}	S	R	Q ^t	-Q ^t	Q ^{t+1}	-Q ^{t+1}
0	1	0	1	0	1	0	1	0	1	1	0
1	0	0	1	1	0	1	0	0	1	0	1
0	0	0	1	0	1	0	0	0	1	*	*
1	1	0	1	*	*	1	1	0	1	0	1
0	1	1	0	0	1	0	1	1	0	1	0
1	0	1	0	1	0	1	0	1	0	0	1
0	0	1	0	1	0	0	0	1	0	*	*
1	1	1	0	*	*	1	1	1	0	0	1

В таблицах Q^t и -Q^t обозначают уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным. называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала

(независима от логических уровней, действующих на остальных входах). Для элементов ИЛИ-НЕ за активный уровень принимают высокий уровень, а для элементов И-НЕ - низкий уровень. Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе элемента, называют пассивными. Уровни Q^{t+1} и \bar{Q}^{t+1} обозначают логические уровни на выходах триггера после подачи информации на его входы.

Для триггера с прямыми входами $Q^{t+1}=1$ при $S=1$ и $R=0$; $Q^{t+1}=0$ при $S=0$ и $R=1$; $Q^{t+1}=Q^t$ при $S=0$ и $R=0$. При $R=S=1$ состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы ($Q^{t+1}=\bar{Q}^{t+1}=0$), а после окончания их действия триггер может равновероятно принять любое из устойчивых состояний. Поэтому комбинация $R=S=1$ является запрещенной (и может вывести триггер из строя). Режим $S=1, R=0$ называют режимом записи 1 (так как $Q^{t+1}=1$); режим $S=0$ и $R=1$ - режимом записи 0. Режим $S=0, R=0$ называется режимом хранения информации, так как информация на выходе остается неизменной. Для триггера с инверсными входами режим записи логической 1 реализуется при $\bar{S}=0, \bar{R}=1$, режим записи логического 0 - при $\bar{S}=1, \bar{R}=0$. При $\bar{S}=\bar{R}=1$ обеспечивается хранение информации. Комбинация $\bar{S}=\bar{R}=0$ является запрещенной.

Следует, однако, отметить, что самостоятельно RS-триггеры в устройствах цифровой техники практически не используются из-за их низкой помехоустойчивости.

Тактируемый D-триггер имеет информационный вход и вход синхронизации. Одна из возможных структурных схем одноканального D-триггера и его условное обозначение показаны на рисунке 35.




Рисунок 12-тактируемый D-триггер

Если уровень сигнала на входе $C=0$, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе. При этом на входы RS-триггера с инверсными входами (элементы 3 и 4) поступают пассивные уровни ($\bar{S}=\bar{R}=1$). При подаче на вход синхронизации уровня $C=1$ информация на прямом выходе будет повторять информацию, подаваемую на вход D. Таким образом, при $C=0$ $Q^{t+1}=Q^t$, $C=1$ $Q^{t+1}=D$. На рисунке 13 изображены временные диаграммы тактируемого D-триггера. В таком

триггере происходит задержка сигнала на выходе по отношению к сигналу, поданному на вход. на время паузы между синхросигналами. Для устойчивой работы триггера необходимо, чтобы в течение синхроимпульса информация на входе была неизменной.

Тактируемые D-триггеры могут быть с потенциальным и динамическим управлением. У первых из них информация записывается в течение времени, при котором уровень сигнала $C=1$. В триггерах с динамическим управлением информация записывается только в течение перепада напряжения на входе синхронизации. Динамические входы изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы, то триггер срабатывает по фронту входного импульса, если от нее - по срезу. Еще в схемах вы встретите / и обозначения первое соответственно фронт второе спад. В таком триггере информация на входе может быть задержана на один такт по отношению к входной информации.




Рисунок 13-Временные диаграммы тактируемого D-триггера

T-триггер — это счетный триггер. У данного триггера имеется только один вход. Принцип работы T-триггера заключается в следующем. После поступления на вход T импульса, состояние триггера меняется на прямо противоположное. Счётным он называется потому, что T триггер как бы подсчитывает количество импульсов, поступивших на его вход. Жаль только, что считать этот триггер умеет только до одного. При поступлении второго импульса T-триггер снова сбрасывается в исходное состояние. T-триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному ранее D триггеру. Использование двух триггеров позволяет избежать неопределенного состояния схемы при разрешающем потенциале на входе синхронизации "C", так как счетные триггеры строятся при помощи

схем с обратной связью. Т триггер можно синтезировать из любого двухступенчатого триггера. Рассмотрим пример синтеза Т триггера из динамического D триггера. Для того чтобы превратить D триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 14.




Рисунок 14- Схема Т триггера, построенная на основе D триггера

Временная диаграмма Т триггера приведена на рисунке 15. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.




Рисунок 15- Временные диаграммы Т триггера

Т-триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Условно-графическое обозначение Т триггера приведено на рисунке 16.




Рисунок 16- Условно-графическое обозначение Т триггера

Существует еще одно представление Т триггера. При разработке схем синхронных двоичных счетчиков важно осуществлять одновременную запись

во все его триггеры. В этом случае вход Т триггера служит только для разрешения изменения состояния на противоположное, а синхронизация производится отдельным входом "С". Подобная схема Т триггера приведена на рисунке 17.




Рисунок 17- Схема синхронного Т триггера, построенная на основе D триггера

Подобная схема счетного триггера может быть реализована и на JK триггере. Временная диаграмма синхронного Т триггера приведена на рисунке 18, а его условно-графическое обозначение — на рисунке 19.




Рисунок 18- Временные диаграммы синхронного Т триггера




Рисунок 19- Условно-графическое обозначение синхронного Т триггера

Лекция 6 Полупроводниковые приборы. Интегральные схемы

Содержание лекции: дается общее описание интегральных микросхем и приборов, построенных на их основе.

Цель лекции: изучить общее описание технологии производства интегральных микросхем и основные виды микросхем.

Интегральной микросхемой называют совокупность большого числа взаимосвязанных элементов – сверхмалых диодов, транзисторов, конденсаторов, резисторов, соединительных проводов, изготовленных в едином технологическом процессе на одном кристалле. Микросхема размером в 1 см^2 может содержать несколько сотен тысяч микроэлементов.

Процесс изготовления ИС следующий. Заготовка, представляет собой пластину, изготовленную из смеси кремния и алюминия, взятых в нужной пропорции (полупроводник типа p). полученной путём резки алмазными дисками монокристаллов кремния на тонкие пластины. Одну из поверхностей пластины шлифуют и закрывают тонкой металлической пластинкой с двумя отверстиями — маской. Вместе с маской пластину помещают в печь, где она нагревается примерно до 1100 градусов Цельсия. Над поверхностью маски пропускают пары фосфора. Под влиянием высокой температуры атомы фосфора через отверстия маски проникают (диффундируют) в пластину. Таким образом формируются четыре n -области будущих транзисторов, то есть исток верхнего и сток нижнего. Количество фосфора, проникшего в пластину, зависит от времени, в течение которого над поверхностью пластины пропускаются пары фосфора. Затем печь вентилируют. Через печь пропускают струю кислорода. Незакрытые маской области поверхности окисляются. Так формируются изолирующие слои окиси кремния. Вторую маску заменяют третьей. Над поверхностью пластины распыляют алюминий, то есть формируют электроды. Наконец, используют четвертую маску с единственным отверстием — и над поверхностью пластины снова сгущаются пары фосфора. Схема готова. Затем приваривают выводы к тем электродам, которые служат внешними выходами схемы, и покрывают поверхность пластины защитным слоем лака. Вся схема изготавливается в едином технологическом процессе, в течение которого кремниевая пластина не вынимается из печи. Маски заменяют с помощью автоматических манипуляторов. Наполнение печи парами различных веществ, например, фосфора, также производится автоматически. На кремниевой пластине размером пять на шесть миллиметров и толщиной две десятых доли миллиметра удастся разместить более десяти тысяч электронных компонентов: диодов, транзисторов, резисторов, конденсаторов. Схемы, изготовленные таким способом, называются интегральными схемами (ИС). Независимо от того, содержат они две или двадцать тысяч транзисторов, ИС обладают теми же качествами, что и один-единственный транзистор. Если технологический процесс выполнен точно и в нем не допущено никаких отклонений, схемы получаются практически вечными. Исключение составляют все те же выводы, которые необходимы для соединения ИС с внешним миром. Различают малые интегральные схемы (МИС), содержащие

десятки компонентов, средние интегральные схемы (СИС), содержащие до тысячи компонентов, и большие интегральные схемы (БИС), содержащие свыше тысячи компонентов. Даже у БИС проблема наводок отсутствует, поскольку длина самой большой соединительной цепи не превышает нескольких миллиметров. В последние годы появились сверхбольшие интегральные схемы (СБИС) с количеством компонентов в несколько миллионов. Выполнение соединений между компонентами осуществляется вводом нужного количества примеси в избранную область кристалла. При конструировании интегральных схем надо соблюдать условие: соединения не должны пересекаться. Т.е. схема межсоединений должна быть планарной. Чем больше степень интеграции, тем труднее разработать монтажную схему так, чтобы ни одна пара проводников не пересекалась. В качестве характеристики технологического процесса производства микросхем указывают минимальные контролируемые размеры топологии фотоповторителя (контактные окна в оксиде кремния, ширина затворов в транзисторах и т. д.) и, как следствие, размеры транзисторов (и других элементов) на кристалле. В 1970-х годах минимальный контролируемый размер составлял 2—8 мкм, в 1980-х он был уменьшен до 0,5—2 мкм. В апреле 2012 года в продажу поступили процессоры, разработанные по 22-нм технологическому процессу (ими стали процессоры фирмы Intel. Процессоры с технологией 14 нм внедряются в 2014 году, а 10 нм планируются к внедрению в 2018 года.

Различают следующие микросхемы:

- полупроводниковая микросхема — все элементы и межэлементные соединения выполнены на одном полупроводниковом кристалле (например, кремния, германия, арсенида галлия, оксид гафния);
- плёночная интегральная микросхема — все элементы и межэлементные соединения выполнены в виде плёнок (различают толстоплёночную ИС и тонкоплёночную интегральную схему);
- гибридная микросхема (часто называемая *микросборкой*), содержит несколько бескорпусных диодов, бескорпусных транзисторов и(или) других электронных активных компонентов. Также микросборка может включать в себя бескорпусные интегральные микросхемы. Пассивные компоненты микросборки (резисторы, конденсаторы, катушки индуктивности) обычно изготавливаются методами тонкоплёночной или толстоплёночной технологий на общей, обычно керамической подложке гибридной микросхемы. Вся подложка с компонентами помещается в единый герметизированный корпус;
- смешанная микросхема кроме полупроводникового кристалла содержит тонкоплёночные (толстоплёночные) пассивные элементы, размещённые на поверхности кристалла.

По виду обрабатываемого сигнала различают ИС:

- аналоговые;
- цифровые;
- аналого-цифровые.

Аналоговые микросхемы — входные и выходные сигналы изменяются по закону непрерывной функции в диапазоне от положительного до отрицательного напряжения питания. Цифровые микросхемы — входные и выходные сигналы могут иметь два значения: логический ноль или логическая единица, каждому из которых соответствует определённый диапазон напряжения.

Лекция 7 Понятие о принципах работы ЭВМ

Содержание лекции: дается общее описание архитектуры персональных компьютеров.

Цель лекции: изучить общие принципы построения архитектуры компьютеров.

В основу архитектуры современных персональных компьютеров положен магистрально-модульный принцип. Модульный принцип позволяет потребителю самому комплектовать нужную ему конфигурацию компьютера и производить при необходимости ее модернизацию. Модульная организация компьютера опирается на магистральный (шинный) принцип обмена информацией между устройствами. Магистраль включает в себя три многозарядные шины: *шину данных*, *шину адреса* и *шину управления*. Шины представляют собой многопроводные линии.

Шина данных. По этой шине данные передаются между различными устройствами. Например, считанные из оперативной памяти данные могут быть переданы процессору для обработки, а затем полученные данные могут быть отправлены обратно в оперативную память для хранения. Таким образом, данные по шине данных могут передаваться от устройства к устройству в любом направлении. Разрядность шины данных определяется разрядностью процессора, т.е. количеством двоичных разрядов, которые процессор обрабатывает за один такт. Разрядность процессоров постоянно увеличивалась по мере развития компьютерной техники.



Рисунок 20 - Магистрально-модульное устройство компьютера

Шина адреса. Выбор устройства или ячейки памяти, куда пересылаются или откуда считываются данные по шине данных, производит

процессор. Каждое устройство или ячейка оперативной памяти имеет свой адрес. Адрес передается по адресной шине, причем сигналы по ней передаются в одном направлении от процессора к оперативной памяти и устройствам (однонаправленная шина). Разрядность шины адреса определяет адресное пространство процессора, т.е. количество ячеек оперативной памяти, которые могут иметь уникальные адреса. Количество адресуемых ячеек памяти можно рассчитать по формуле $N = 2^I$, где I — разрядность шины адреса. Разрядность шины адреса постоянно увеличивалась и в современных персональных компьютерах составляет 64 бит. Таким образом, максимально возможное количество адресуемых ячеек памяти примерно равно $N = 2^{64} = 8,6$ млрд.

Шина управления. По шине управления передаются сигналы, определяющие характер обмена информацией по магистрали. Сигналы управления определяют какую операцию считывание или запись информации из памяти нужно производить, синхронизируют обмен информацией между устройствами и т.д.

В основу построения подавляющего большинства персональных компьютеров положены следующие общие принципы, сформулированные в 1945 г. американским ученым Джоном фон Нейманом:

1. Принцип программного управления. Программа состоит из набора команд, выполняющихся процессором автоматически в определенной последовательности.

Выборка программы из памяти осуществляется с помощью счетчика команд. Этот регистр процессора последовательно увеличивает хранимый в нем адрес очередной команды на длину команды. А так как команды программы расположены в памяти друг за другом, то тем самым организуется выборка цепочки команд из последовательно расположенных ячеек памяти. Если же нужно после выполнения команды перейти не к следующей, а к какой-то другой, используются команды **условного** или **безусловного перехода**, которые заносят в счетчик команд номер ячейки памяти, содержащей следующую команду. Выборка команд из памяти прекращается после достижения и выполнения команды «стоп». Таким образом, процессор исполняет программу автоматически, без вмешательства человека.

2. Принцип однородности памяти. Программы и данные хранятся в одной и той же памяти, поэтому компьютер не различает, что хранится в данной ячейке памяти — число, текст или команда. Над командами можно выполнять такие же действия, как и над данными. Это открывает целый ряд возможностей. Например, программа в процессе своего выполнения также может подвергаться переработке, что позволяет задавать в самой программе правила получения некоторых ее частей (так в программе организуется выполнение циклов и подпрограмм). Более того, команды одной программы могут быть

получены как результаты исполнения другой программы. На этом принципе основаны методы трансляции — перевода текста программы с языка программирования высокого уровня на язык конкретной машины.

3. Принцип адресности. Структурно основная память состоит из перенумерованных ячеек. Процессору в произвольный момент времени доступна любая ячейка. Отсюда следует возможность давать имена областям памяти так, чтобы к запомненным в них значениям можно было впоследствии обращаться или менять их в процессе выполнения программ с использованием присвоенных имен. Компьютеры, построенные на перечисленных принципах, относятся к типу фон-неймановских. Но существуют компьютеры, принципиально отличающиеся от фон-неймановских. Для них, например, может не выполняться принцип программного управления, т. е. они могут работать без счетчика команд, указывающего текущую выполняемую команду программы. Для обращения к какой-либо переменной, хранящейся в памяти, этим компьютерам необязательно давать ей имя. Такие компьютеры называются не фон-неймановскими. МП реализуют на архитектурах: Гарвардской, RISC, CISC, MISC. Гарвардская архитектура предполагает раздельное использование памяти программ и памяти данных.

Лекция 8 Виды памяти компьютера

Содержание лекции: рассматриваются различные виды памяти, используемые в различных типах компьютеров.

Цель лекции: изучить структуру транзистора с плавающим затвором и архитектуру основных видов памяти компьютеров.

Естественной для компьютера арифметикой является двоичная логика, когда вся информация кодируется с помощью логических нулей и единиц — информационных битов. С позиции электроники двоичной логике соответствует два дискретных состояния сигнала, одному из которых приписывается значение логического нуля, а второму — логической единицы. Соответственно и память, используемая в цифровой электронике, представляет собой организованное хранилище логических нулей и единиц. В простейшем случае каждая элементарная ячейка памяти хранит один бит информации, то есть либо 0, либо 1. Известные типы памяти различаются между собой лишь конструктивными особенностями элементарной ячейки памяти и принципами организации массива этих ячеек.

Рассмотрим для примера хорошо известную оперативную память с произвольным доступом, именуемую также RAM-памятью (Random Access Memory). По принципам действия RAM-память можно разделить на динамическую и статическую.

В статической памяти ячейки построены на различных вариантах триггеров — на транзисторных схемах с двумя устойчивыми состояниями. После записи бита в такую ячейку она может находиться в одном из этих состояний и сохранять записанный бит как угодно долго: необходимо только наличие питания. Отсюда и название памяти — статическая, то есть пребывающая в неизменном состоянии. Достоинством статической памяти является ее быстродействие, а недостатками — высокое энергопотребление и низкая удельная плотность данных, поскольку одна триггерная ячейка состоит из нескольких транзисторов и, следовательно, занимает довольно много места на кристалле.

В динамической памяти элементарная ячейка представляет собой конденсатор, способный в течение короткого промежутка времени сохранять электрический заряд, наличие которого можно ассоциировать с информационным битом. Проще говоря, при записи логической единицы в ячейку памяти конденсатор заряжается, при записи нуля — разряжается. При считывании данных конденсатор разряжается через схему считывания, и если заряд конденсатора был ненулевым, то на выходе схемы считывания устанавливается единичное значение. Кроме того, поскольку при считывании конденсатор разряжается, то его необходимо зарядить до прежнего значения. Поэтому процесс считывания сопровождается подзарядкой конденсаторов (регенерацией заряда). Если в течение длительного времени обращения к ячейке не происходит, то постепенно за счет токов утечки конденсатор разряжается и информация теряется. В связи с этим память на основе массива конденсаторов требует периодического подзаряда конденсаторов, поэтому ее и называют динамической. Для компенсации утечки заряда применяется регенерация, основанная на циклическом обращении к ячейкам памяти, восстанавливающим прежний заряд конденсатора.

И статическая, и динамическая RAM-память представляет собой энергозависимую память, которая способна сохранять информационные биты только при наличии внешнего питания. Соответственно при отключении питания вся информация теряется.

Принципиальное отличие флэш-памяти от RAM-памяти заключается в том, что это энергонезависимая память, способная в течение неограниченного времени сохранять информацию при отсутствии внешнего питания.

В принципе, существует несколько типов энергонезависимой памяти. Флэш-память — лишь одна из ее разновидностей.

8.1 Архитектура ПЗУ-памяти

Простейшим примером энергонезависимой памяти является ROM (Read-Only Memory), известная также как ПЗУ (постоянное запоминающее устройство). В такой памяти массив ячеек представляет собой набор проводников, некоторое из которых остаются целыми, а остальные разрушаются. Данные проводники, выполняющие роль элементарных переключателей, органи-

зуются в матрицу путем подсоединения к линиям столбцов и строк (рис. 37). Замкнутому состоянию проводника можно присвоить значение логического нуля, а разомкнутому — логической единицы. Если теперь измерить напряжение между одной из линий столбцов и строк (то есть получить доступ к определенной ячейке памяти), то его высокое значение (разомкнутое состояние проводника) соответствует логической единице, а нулевое (замкнутое состояние проводника) — логическому нулю.

Основным недостатком ПЗУ является невозможность обновлять содержимое ячеек памяти, то есть записывать информацию. Когда-то такая память использовалась для хранения BIOS, однако сегодня этот тип памяти уже не применяется.

Другой тип энергонезависимой памяти — перезаписываемое ПЗУ (ППЗУ) или EPROM (Erasable Programmable Read-Only Memory). К ним относятся:

- перепрограммируемые ПЗУ с электрической записью информации и стиранием ультрафиолетовым излучением (**УФППЗУ**) — основа ячейки памяти микросхемы данного типа — МОП-транзистор с полностью изолированным «плавающим» затвором, при программировании окисел пробивается и на затворе накапливается заряд, который сохраняется там пока микросхема не будет подвергнута УФ-облучению, под его действием окисел становится проводящим; сопротивление канала транзистора зависит от заряда на затворе и будет определять бит, записанный в ячейку;

- электрически стираемые ПЗУ (**EEPROM**) устроены аналогично УФППЗУ, но стирание происходит, как и запись, при подаче импульсов напряжения; это самый дорогой, но и самый удобный тип ПЗУ. Такая память может быть перезаписана только с помощью специальных программаторов. В настоящее время из-за сложности процесса перезаписи на смену ППЗУ приходит флэш-память (Flash Memory).



Рисунок 21 - Структура ПЗУ

Сейчас уже довольно сложно определить происхождение термина «flash». В буквальном переводе с английского flash — это вспышка, молния. Возможно, таким названием разработчики хотели подчеркнуть, что данная энергонезависимая память позволяет перезаписывать информацию со скоростью молнии. В любом случае название «flash» прочно закрепилось за этим типом памяти, хотя и не имеет никакого отношения ни к архитектуре памяти, ни к технологиям ее производства.

8.2 Структура CMOS-транзистора

Между флэш-памятью и динамической RAM-памятью, равно как и ROM-памятью, есть много общего. Принципиальное различие заключается прежде всего в строении самой элементарной ячейки. Если в динамической памяти элементарной ячейкой является конденсатор, то во флэш-памяти роль ячейки памяти выполняет CMOS-транзистор особой архитектуры. И если в обычном CMOS-транзисторе имеется три электрода (сток, исток и затвор), то во флэш-транзисторе (в простейшем случае) добавляется еще один затвор, называемый плавающим.

Ранее было показано, что в открытом состоянии напряжение между стоком и истоком в CMOS-транзисторе близко к нулю, а в закрытом состоянии это напряжение может достигать высокого значения. Ситуация в данном случае аналогична ячейкам ПЗУ с замкнутыми и разомкнутыми

проводниками. Закрытое состояние транзистора соответствует разомкнутому проводнику и может трактоваться как логическая единица, а открытое состояние транзистора соответствует замкнутому проводнику и может трактоваться как логический нуль. Проблема заключается лишь в том, что для задания транзистору того или иного состояния необходимо подавать управляющее напряжение на затвор, то есть данная структура позволяет записывать информацию (задавать значение нуля или единицы), но не дает возможности эту информацию сохранять, поскольку при отсутствии напряжения на затворе его состояние всегда становится закрытым. Поэтому нужно создать такой способ, чтобы способность находиться в открытом или закрытом состоянии у транзистора сохранялась как угодно долго. Для этого в транзисторы, используемые во флэш-памяти, добавляется плавающий затвор, который служит для хранения заряда (электронов) в течение неограниченного времени.

8.3 Структура транзистора с плавающим затвором

Рассмотрим сначала ситуацию, когда на плавающем затворе нет электронов. В этом случае транзистор ведет себя подобно уже рассмотренному традиционному транзистору. При подаче на управляющий затвор положительного напряжения (инициализация ячейки памяти) он будет находиться в открытом состоянии, что соответствует логическому нулю (рисунок 22). Если же на плавающем затворе помещен избыточный отрицательный заряд (электроны), то даже при подаче положительного напряжения на управляющий затвор он компенсирует создаваемое управляющим затвором электрическое поле и не дает образовываться каналу проводимости, то есть транзистор будет находиться в закрытом состоянии.




Рисунок 22 - Устройство транзистора с плавающим затвором и чтение содержимого ячейки памяти

Таким образом, наличие или отсутствие заряда на плавающем затворе однозначно определяет состояние транзистора (открыт или закрыт) при подаче одного и того же положительного напряжения на управляющий затвор. Если подачу напряжения на управляющий затвор трактовать как инициализацию ячейки памяти, то по напряжению между истоком и стоком можно судить о наличии или отсутствии заряда на плавающем затворе. Получается своеобразная элементарная ячейка памяти, способная сохранять один информационный бит. При этом важно, чтобы заряд на плавающем затворе (если он там имеется) мог сохраняться там как угодно долго как при инициализации ячейки памяти, так и при отсутствии напряжения на управляющем затворе. В этом случае ячейка памяти будет энергонезависимой. Осталось лишь придумать, каким образом на плавающий затвор помещать заряд (записывать содержимое ячейки памяти) и удалять его оттуда (стирать содержимое ячейки памяти) в случае необходимости.

Помещение заряда на плавающий затвор (процесс записи) реализуется либо методом инжекции горячих электронов (СНЕ-Channel Hot Electrons), либо методом туннелирования Фаулера-Нордхейма (аналогично тому, как это делается при удалении заряда — см. далее).

При использовании метода инжекции горячих электронов на сток и управляющий затвор подается высокое напряжение (рисунок 23), чтобы придать электронам в канале энергию, достаточную для преодоления потенциального барьера, создаваемого тонким слоем диэлектрика, и туннелировать в область плавающего затвора (при чтении на управляющий затвор подается меньшее напряжение и эффекта туннелирования не наблюдается).




Рисунок 23 - Процесс записи и стирания информационного бита в транзистор с плавающим затвором

Для удаления заряда с плавающего затвора (процесс стирания ячейки памяти) на управляющий затвор подается высокое (порядка 9 В) отрицательное напряжение, а на область истока — положительное напряжение (рисунок 23). Это приводит к тому, что электроны туннелируют

из области плавающего затвора в область истока (квантовое туннелирование Фаулера-Нордхейма — Fowler-Nordheim, FN).

Рассмотренный нами транзистор с плавающим затвором может выступать в роли элементарной ячейки флэш-памяти.

8.4 Архитектура флэш-памяти

Рассмотренная нами простейшая ячейка флэш-памяти на основе транзистора с плавающим затвором, способная сохранять один бит информации, может использоваться для создания массивов энергонезависимой памяти. Для этого нужно только соответствующим образом объединить в единый массив множество ячеек, то есть создать архитектуру памяти.

Существует несколько типов архитектур флэш-памяти, но наибольшее распространение получили архитектуры NOR и NAND.

Самая простая для понимания архитектура флэш-памяти — архитектура NOR (рисунок 24).




Рисунок 24 - Архитектура NOR

Как уже отмечалось, для инициализации ячейки памяти, то есть для получения доступа к содержимому ячейки, необходимо подать напряжение на управляющий затвор. Поэтому все управляющие затворы должны быть подсоединены к линии управления, называемой линией слов (Word Line). Анализ содержимого ячейки памяти производится по уровню сигнала на стоке транзистора. Поэтому стоки транзисторов подключаются к линии, называемой линией битов (Bit Line).

Своим названием архитектура NOR обязана логической операции ИЛИ-НЕ (английская аббревиатура — NOR). Логическая операция NOR над несколькими операндами дает единичное значение, когда все операнды равны нулю, и нулевое значение во всех остальных случаях. Если под операндами понимать значения ячеек памяти, то в рассмотренной архитектуре единичное значение на битовой линии будет наблюдаться только в том случае, когда значение всех ячеек, подключенных к данной битовой линии, равно нулю (все транзисторы закрыты).

Архитектура NOR обеспечивает произвольный быстрый доступ к памяти, однако процессы записи (используется метод инъекции горячих электронов) и стирания информации происходит достаточно медленно. Кроме того, в силу технологических особенностей производства микросхем флэш-памяти с архитектурой NOR, размер самой ячейки получается весьма большим и потому такая память плохо масштабируется.

Список литературы

1. А. Л. Марченко Основы электроники. Учебное пособие для вузов- М. : ДМК Пресс,2012.
- 2.А. А. Копесбаева, В. М.Тарасов Цифровая техника и микроконтроллеры , МУ к выполнению лабораторных работ, АУЭС, 2012.
3. М.В. Акименков, Ш.К.Шоколакова. Микропроцессорные системы в электроэнергетике. Методические указания и задания по выполнению РГР , АУЭС, 2014.
4. М.В. Акименков Методические указания по выполнению лабораторных работ по курсу «Основы цифровой (микропроцессорной) техники», АУЭС, 2015.
- 5.Копесбаева А.А. Микропроцессорные комплексы в системах управления. Учебное пособие. Алматы. АИЭС, 2010.
6. Однокристалльные 8-разрядные FLASH CMOS микроконтроллеры компании Microchip Technology Incorporated.-М.: ООО «Микро-Чип», 2002.
7. Яценков В.С.. Микроконтроллеры Microchip с аппаратной поддержкой USB.-М.: Горячая линия – Телеком, 2008.
8. Катцен С.. PIC микроконтроллеры: полное руководство-М.: «Додека», 2010.
9. Погребинский М.Я.. Микропроцессорные системы управления электротехническими установками -М.: МЭИ, 2003.

Св. план 2016 г., поз.

Акименков Михаил Вениаминович

ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ

Конспект лекций для студентов специальностей
5В071800 – Электроэнергетика и
5В081200-Энергообеспечение сельского хозяйства

Редактор Голева Н.М.

Специалист по стандартизации Молдабекова Н.К.

Подписано в печать _____

Формат 60x84 1/16

Тираж __ экз.

Бумага типографская №1

Объем уч.- изд. л.

Заказ ____ Цена тг.

Копировально-множительное бюро
некоммерческого акционерного общества
«Алматинский университет энергетики и связи»
050013, Алматы, Байтурсынова, 126